PATET ABSTRACTS OF JARN

(11)Publication number:

2000-012919

(43)Date of publication of application: 14.01.2000

(51)Int.Cl.

H01L 43/04

(21)Application number: 10-177449

(71)Applicant : ASAHI KASEI DENSHI KK

ASAHI CHEM IND CO LTD

(22)Date of filing:

24.06.1998

(72)Inventor: FUKUNAKA TOSHIAKI


ARAKI HIDEKI

AOKI KENJI MATSUI TAKEKI KURAKI KAORU

(54) ELECTROMAGNETIC TRANSFER ELEMENT AND MANUFACTURE OF THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an electromagnetic transfer element, wherein at least both front and rear surfaces of an element is covered with resin, with a very small projection area and reduction in thickness being allowed, and the quality of mounting is judged through observation with various optical means with no element destruction. SOLUTION: An electromagnetic transfer element comprises a semiconductor device, provided with a semiconductor thin film 3 sensitive to magnetism and an internal electrode 2 on a substrate 1, a first conductive resin layer 4 is formed on the internal electrode 2, the internal electrode 2 on the semiconductor thin film 3 on a substrate surface, the first conductive resin layer 4, and the rear surface of the substrate 1 are covered with resin layers 5a and 5b, a second conductive layer is formed at a specified point on the resin layers 5a and 5b of the substrate surface, the second conductive layer is electrically connected to the internal electrode 12 and the first conductive layer 4, and the second conductive layer is exposed on the side surface of the electromagnetic transfer element, with the exposed part of the substrate surface becoming an external electrode 6.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号 特開2000-12919 (P2000-12919A)

(43)公開日 平成12年1月14日(2000.1.14)

(51) Int.Cl.7

酸別記号

FΙ

テーマコード(参考)

H01L 43/04

H01L 43/04

審査請求 未請求 請求項の数5 OL (全 10 頁)

(21)出願番号

特顧平10-177449

(22)出願日

平成10年6月24日(1998.6.24)

(71)出願人 000116851

旭化成電子株式会社

東京都千代田区有楽町1丁目1番2号

(71) 出願人 000000033

旭化成工業株式会社

大阪府大阪市北区堂島浜1丁目2番6号

(72)発明者 福中 敏昭

宮崎県延岡市旭町6丁目4100番地 旭化成

電子株式会社内

(74)代理人 100077481

弁理士 谷 義一


最終頁に続く

(54) 【発明の名称】 磁電変換素子とその製造方法

(57)【要約】

【課題】 素子の少なくとも表裏両面は樹脂で覆われ、 極めて小さな投影面積と薄型化を可能とし、さらに、実 装の良否の判定が、素子を破壊せずに各種の光学的手段 による観察によって可能となる磁電変換素子を提供す

【解決手段】 磁電変換素子は基板上に磁気に感ずる半 導体薄膜と内部電極とを備えた半導体装置を有し、内部 電極の上に第1の導電性樹脂層が形成されており、基板 表面の半導体薄膜上内部電極上および第1の導電性樹脂 層上および基板の裏面は樹脂層で覆われ、基板表面の樹 脂層上の所定の箇所に第2の導電層が形成され、第2の 導電層は内部電極、第1の導電層と電気的に接続し、か つ第2の導電層が磁電変換素子の側面に露出しており、 その基板表面の露出部分が外部電極となる。



【特許請求の範囲】

【請求項1】 絶縁性基板上に磁気に感ずる半導体薄膜 と内部電極とを備えた半導体装置を有する磁電変換素子 において、前記内部電極は金属からなり、該内部電極の 上に第1の導電性樹脂層が形成されており、前記基板表 面の前記半導体薄膜上、前記内部電極上および前記第1 の導電性樹脂層上および前記基板の裏面は樹脂層で覆わ れ、前記基板表面の前記樹脂層上の所定の箇所に第2の 導電性樹脂層が形成され、該第2の導電性樹脂層は前記 内部電極、前記第1の導電性樹脂層と電気的に接続し、 かつ該第2の導電性樹脂層が磁電変換素子の側面に露出 していることを特徴とする磁電変換案子。

【請求項2】 前記絶縁性基板が高透磁率磁性体であ り、前記磁気に感ずる半導体薄膜の感磁部が高透磁率磁 性体によって挟まれていることを特徴とする請求項1に 記載の磁電変換素子。

【請求項3】 前記基板表面の第2の導電性樹脂層上に さらに金属層を有することを特徴とする請求項1または 2に記載の磁電変換素子。

【請求項4】 絶縁性基板の表面に形成された磁気に感 ずる半導体薄膜上に最終の磁電変換素子のパターン状に 多数個の内部電極を形成して多数個の半導体装置を一括 して形成する工程、前記内部電極部分に隣の半導体装置 の内部電極に跨って第1の導電性樹脂層を形成する工 程、前記絶縁性基板の裏面に樹脂層を形成する工程、前 記半導体装置、内部電極および前記第1の導電性樹脂層 を覆うように樹脂層を形成する工程、各半導体装置を分 離するように前記基板に基板裏面の樹脂層が見えるまで 切り込みを入れる工程、前記基板表面の樹脂層の所定の 領域およびその下部の前記切り込みに第2の導電性樹脂 層を形成する工程、および前記切り込み部に沿って前記 基板裏面の樹脂層を含めて半導体装置を個別に切断して 多数個の磁電変換素子を個別化する工程を有することを 特徴とする磁電変換素子の製造方法。

【請求項5】 前記基板表面の第2の導電性樹脂層上に さらに金属層を形成する工程をさらに有することを特徴 とする請求項4に記載の磁電変換素子の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、樹脂で覆われ、実 装の際の良否の判定が素子を破壊せずに可能であり、極 めて小型でかつ、半導体装置部分の形成が簡単な磁電変 換素子とその製造方法に関する。

[0002]

【従来の技術】磁電変換素子は、VTR、フロッピーデ ィスクやCD-ROMなどのドライブモーター用の回転 位置検出センサあるいはポテンショメーター、歯車セン サとして広く用いられている。これら電子部品の小型化 に伴って、磁電変換素子もより小型化の要求が益々強ま っている。

【0003】磁電変換索子の中、最も多く使用されてい るホール案子を例にして小型化の状況を説明する。最も 小型のホール素子として、旭化成電子(株)製の素子が あるが、その外形寸法は実装用の外部電極であるリード フレームを含めて2. 5×1. 5mmの投影寸法で高さ が0.6mmである。この素子は高さの低いことが特徴 となっているが、感度である定電圧駆動時の出力電圧は 0.05Tの磁界下、1Vの入力電圧の際のホール出力 電圧が最大74mVと比較的小出力となっている。同じ 条件でほぼ同じ出力の出る素子で小型のものとして旭化 成電子(株)製の他の素子があるが、その外形寸法はリ ードフレームを含めて、2.1×2.1mmの投影寸法 で高さが 0.55 mm である。

【0004】最大ホール出力が200mVを超え、かつ 比較的小型の素子として、旭化成電子(株)製のさらに 他の素子がある。この素子の外形寸法は2.1×2.1 mmの投影寸法で高さが0.8mmである。この素子は 前述した最小寸法の素子の感度アップ素子として位置づ けられるが、感度アップのために高さが高くならざるを 得ない。髙感度素子のペレットは、一般に髙透磁率基板 上に電子移動度の高い半導体薄膜が配置され、さらにそ の上に、ほぼ直方体の磁気集束用磁性体チップが載せら れている構造をしているが、基板と磁性体チップの高さ によって感度アップ率が決まるからである。現状で高さ が 0.6mm以下でかつホール出力が 100mV以上の ホール素子はできていない。

【0005】リードフレームを介在させない方式とし て、テープキャリア方式が提案されている。この方式 は、半導体装置の電極部をテープにバンプで接続して、 実装基板等に実装するやりかたである。これもテープの 厚みの介在分だけ厚さが制限される。また、素子自体が 樹脂で覆われにくい。

【0006】コンデンサー等はいわゆるチップ素子にな り、チップ・オン・ボード方式で実装基板に実装する方 法がとられ、まさに小型化の要請に応えてきている。こ のような概念を磁電変換素子に適用することができれば 良いのだが、樹脂で覆わないと、どうしても信頼性上の 問題が生じる。

【0007】特開平8-64725号公報には、上述し た不都合を解消して薄膜化を達成する半導体装置とその 製造方法が開示されている。すなわち、半導体チップの 電極上にバンプまたはAuボールを形成し、このバンプ またはAuボールをモールド樹脂の表面に露出させたこ とを特徴とする樹脂封止型半導体装置とその製造方法で ある。ICカードやメモリカード用等の薄膜化がこの方 法で可能になる。しかし、この方法では、平坦な表面に のみ外部電極が形成されているので、その素子を実装す る際には、実装の良否の判定は半導体装置を破壊しない 限り不可能で、磁電変換素子のようにほぼ自動実装され

50 ている素子への適用は不可能である。

10

3

[0008]

【発明が解決しようとする課題】本発明は、上述した従来の問題点を解決し、素子の少なくとも表裏両面は樹脂で覆われ、極めて小さな投影面積と薄型化を可能とし、さらに、実装の良否の判定が、素子を破壊せずに各種の光学的手段による観察によって可能となる磁電変換案子を提供すること、およびそのような素子を簡便に製造する方法を提供することを目的とする。

[0009]

【課題を解決するための手段】現状の磁電変換素子は、内部電極を有し磁気に感ずる半導体薄膜から本質的になる半導体装置を、リードフレームのアイランド部と呼ばれる部分に固着し、リードフレームと内部電極を金属細線で結線し、次いで、半導体装置を覆うリードフレームの一部を含めた部分を樹脂によりモールドし、バリ取り、フォーミング、電磁気的検査等の工程を経て製造されている。図15はこのようにして製造された素子の一例として上述した高感度で比較的小型の素子の外形を示す図で、(A)は側面図、(B)は平面図である。高さhは0.8mm、幅wは1.25mm、リードフレームを含めた長さしおよび幅Wはそれぞれ2.1mmである。

【0010】本発明者らは、鋭意検討を重ねた結果、現状のようなリードフレームを用いている限り小型化には自ずと限界があるという結論に達した。素子はモールドされるのであるが、モールド自体の寸法は1.5×1.5mm程度にはできても、そこからはみでたリードフレームを実装のためにフォーミングする必要があり、そのはみ出し部分が小型化の足枷になっている。また、リードフレームの厚みにも限界があること、リードフレームの表裏をモールド樹脂で覆う必要があることなどで、高さにも限界がある。

【0011】本発明はこのような結論から出発し、磁電変換素子全体の寸法を、実装用電極も含めてモールド寸 法程度にする工夫からなされた。

【0012】すなわち、本発明による磁電変換素子は、 絶縁性基板上に磁気に感ずる半導体薄膜と内部電極とを 備えた半導体装置を有する磁電変換素子において、前記 内部電極は金属からなり、該内部電極の上に第1の導電 性樹脂層が形成されており、前記基板表面の前記半導体 薄膜上、前記内部電極上および前記第1の導電性樹脂層 上および前記基板の裏面は樹脂層で覆われ、前記基板表 面の前記樹脂層上の所定の箇所に第2の導電性樹脂層が 形成され、該第2の導電性樹脂層は前記内部電極、前記 第1の導電性樹脂層と電気的に接続し、かつ該第2の導 電性樹脂層が磁電変換素子の側面に露出していることを 特徴とする磁電変換素子である。

【0013】ここで、前記絶縁性基板が高透磁率磁性体 後、結晶性基板を除去し、次いで、半導体薄膜の感磁部 であり、前記磁気に感ずる半導体薄膜の感磁部が高透磁 の上に磁気集束用磁性体を載せることによって上記の積率磁性体によって挟まれていることができ、また、前記 50 層構造の半導体装置を形成する方法である。このような

基板表面の第2の導電性樹脂層上にさらに金属層を有することができる。

【0014】また、本発明による磁電変換素子の製造方 法は、絶縁性基板の表面に形成された磁気に感ずる半導 体薄膜上に最終の磁電変換素子のパターン状に多数個の 内部電極を形成して多数個の半導体装置を一括して形成 する工程、前記内部電極部分に隣の半導体装置の内部電 極に跨って第1の導電性樹脂層を形成する工程、前記絶 縁性基板の裏面に樹脂層を形成する工程、前記半導体装 置、内部電極および前記第1の導電性樹脂層を覆うよう に樹脂層を形成する工程、各半導体装置を分離するよう に前記基板に基板裏面の樹脂層が見えるまで切り込みを 入れる工程、前記基板表面の樹脂層の所定の領域および その下部の前記切り込みに第2の導電性樹脂層を形成す る工程、および前記切り込み部に沿って前記基板裏面の 樹脂層を含めて半導体装置を個別に切断して多数個の磁 電変換素子を個別化する工程を有することを特徴とする 磁電変換素子の製造方法である。

【0015】ここで、前記基板表面の第2の導電性樹脂 20 層上にさらに金属層を形成する工程をさらに有すること ができる。

【0016】このような構造にすることで、例えば、前述のような比較的感度の低い素子で0.9×0.9mmの投影寸法で高さが0.17mm、感度の高い素子でも同程度の投影寸法で、高さが0.3mmといった極めて小型の磁電変換素子が簡便な方法により実現可能になった。

【0017】本発明の磁電変換素子における半導体装置を構成する、磁気に感ずる半導体薄膜としてはインジウムアンチモン、ガリウム砒素、インジウム砒素等の化合物半導体あるいは(インジウム、ガリウム)-(アンチモン、砒素)の3元系または4元系化合物半導体薄膜から選択できる。いわゆる量子効果素子も使用できる。これらの化合物半導体薄膜は種々の基板上に形成されるが、その基板としてはシリコン、ガリウム砒素等の化合物半導体基板、石英等のガラス基板、サファイア等の無機基板を使用することができる。

【0018】より高い感度の半導体装置は、高透磁率磁性体、その上に形成されパターニングされた感磁部と電極部を有する半導体薄膜、さらにその上に、載せられたほぼ直方体の磁気集束用磁性体チップからなるサンドイッチ構造をなしている。例えば、特公昭51-45234号公報には、移動度の高い半導体薄膜をこの構造体の装置にするための方法が示されている。すなわち、雲母等の結晶性基板上に化合物半導体薄膜を形成し、所望のパターニングを施した後、この半導体薄膜をエポキシ樹脂等の接着剤を用いて高透磁率磁性体に接着し、その後、結晶性基板を除去し、次いで、半導体薄膜の感磁部の上に磁気集束用磁性体を載せることによって上記の積層構造の半導体装置を形成する方法である。このような

5

半導体装置は、本発明の小型で高感度の磁電変換素子を作るのに好適である。この際、高透磁率強磁性体基板および磁気集束用チップの材料としては、パーマロイ、鉄 珪素合金、MnZnフェライト等の高透磁率フェライト、あるいはその他の高透磁率材料を用いることができる。その中で、切断のし易さ、価格の安いこと等の理由から高透磁率フェライトが好適なものとして利用できる。

【0019】上記手法のうち、感磁部および電極部のバターニングは従来の組立方法である金線ボンディング法をとる場合には、少なくとも3回も感光性レジストの塗布、乾燥、パターニング、レジスト除去の工程を経ねばならず、生産性上ネックとなっているのが現状である。本発明によると、導電性樹脂により外部電極に接続される構造になるので、大幅な工程短縮が図られることになる。勿論、この手法は上記の高感度の構造体にも適用できる。

[0020]

【発明の実施の形態】半導体装置は、一般に多段プロセ スを経てウェハー上に同時に多数個形成される。その 際、磁電変換素子として使用されるために、1個の素子 について一般に4つの内部電極が一括して形成される。 その内部電極に金等の金属細線を介在させないで、直接 外部電極に結線できるようにするのが本発明のポイント である。そのようなウェハーを用意し、そのウェハー上 の多数個の半導体装置の多数個の内部電極を形成する。 内部電極の材質としては、AI、Cu、Pd等の金属が 適用される。その形成方法としては、メッキや蒸着等が 適用できる。内部電極のパターンをそのまま外部電極に つながるためのパターンにするのが本発明の他のポイン トである。そのために、金属電極上に第1の導電性樹脂 層を形成する。例えば、導電性樹脂を印刷でウェハー上 に刷り込む形態や、あるいはいわゆるリフトオフ法を利 用して導電性樹脂層を付与する形態がとられる。その 際、隣の素子の内部電極に跨るように形成するのがより 好ましい形態である。感磁部のパターニングのためのエ ッチング工程は電極形成の前あるいは後に行われる。そ のような内部電極の上に導電性樹脂を0.02mm以上 の厚みに形成する。この厚みが0.02mm未満である と下記のような問題が生じる。すなわち、素子の完成 後、素子を基板に実装する際に、ハンダにより電極部を 接続するが、ハンダの溶融時に導電性物体がハンダに食 われ、断線につながる場合がある。また、後述する表面 感磁部側に形成される樹脂が薄くなることにより、温度 湿度ストレスに対する信頼性が低下する。従って、導電 性物体の厚みは0.02mm以上が実用上好ましい厚み である。

【0021】次いで、基板裏面に絶縁性の樹脂層を形成する工程が続く。このとき使用できる樹脂としては、エポキシ樹脂、ポリイミド樹脂、イミド変性エポキシ樹脂 50

等の熱硬化性樹脂や、フェノキシ樹脂、ポリアミド樹 脂、ポリベンツイミダゾール樹脂、ポリスチレン、ポリ スルホン酸樹脂、ポリウレタン樹脂、ポリビニルアセタ ール、ポリ酢酸ビニルアルコールとそのアロイ樹脂等の 熱可塑性樹脂を挙げることができる。この際、スピンコ ーター等のコーターによる塗布やトランスファーモール ド等のモールディングによって本工程を行うことができ る。あるいは、これらの樹脂がラミネート状に付与され たフィルムを熱圧着することによっても本工程を行うこ とができる。次いで、半導体装置および導電性樹脂をカ バーするように絶縁性樹脂で覆う工程が続く。この際使 用できる樹脂は上述した基板裏面用の樹脂と同様であ り、樹脂で覆う方法も裏面の塗布工程と同様の方法で行 うことができる。これに引き続いて若干の研磨工程を付 与することができる。この場合には、導電性樹脂の一部 を若干露出させるような形態となる。

【0022】次いで、各半導体装置を分離するように基板の裏面の樹脂が見えるまで切り込みを入れる工程が続く。この工程はダイシングにより行うのが簡便である。 【0023】次いで、基板表面側の樹脂層部およびその下部の切り込み等に第2の道質性樹脂層を形成する工程

下部の切り込み部に第2の導電性樹脂層を形成する工程が続く。この第2の導電性樹脂層の形成にはポッティング法等が使用できるが、スクリーン印刷法を用いるのが好ましい。この工程を経ることにより内部電極と外部電極が電気的につながることになる。

【0024】次のダイシング等による切断によって、個別の磁電変換素子になる。

【0025】第2の導電性樹脂層の形成に際し、ペーストの粘度等によっては、溝に沿ってペーストが流れて隣の電極と導通する場合がある。その場合には、個別素子の一部分の外部側面の導電性樹脂の一部を除去する必要がある。

【0026】このようにして、本発明の磁電変換素子の場合には、それを基板などに実装する際の良否の判定が、上面からの光学的手段による観察によって、例えば横側面へのハンダ等の濡れの観察によって、素子を破壊せずに可能になる。

【0027】本発明は種々の変形が可能であり、上述したような各工程の前後は問わない工程も当然可能である。さらに、より薄い磁電変換素子が必要な場合には、 基板の裏面をどこかの段階で研磨して薄くする工程を追加することも可能である。

【0028】また、導電性樹脂の種類によっては、外部 基板などへの実装がよりうまくいくように、金やハンダ 等の他の金属層をさらに付与することが可能である。そ の際、無電解メッキあるいはハンダ漕へのディッピング によるのが好ましい。本発明は、かくしてウェハー全体 を一括して素子化することを特長とするものである。

[0029]

0 【実施例】以下に図面を参照して本発明の実施例を説明

するが、本発明はこれらの実施例に限定されるものでは ない。

【0030】(実施例1)本発明による小型の磁電変換 累子の第1の実施例の模式的断面図を図1に示す。1は ガラス層がその表面に形成された高透磁率フェライト基 板、2は半導体装置の内部電極であり金属からなる、3 は半導体装置の受感部(感磁部)、4は内部電極2上に 形成された第1の導電性樹脂層で、金属電極2と共に内 部電極を構成し、かつ後述する外部電極との接続を助け る役割を果たす。5 a は基板裏面のモールド樹脂、5 b は受感部3、金属電極2および第1の導電性樹脂層4を 覆って形成された基板表面のモールド樹脂、6は外部接 続用の第2の導電性樹脂層で、以後、外部電極という。

【0031】図1に示した磁電変換素子を作成するため の工程を図2~図7を用いて説明する。図2(A)はフ ェライト基板1上に多数個の半導体のパターンが形成さ れている様子を示し、図2(B)は、内部金属電極2、 受感部3の形状を示すための部分拡大図である。このよ うなウェハーを次のような工程を経て作成した。直径4 インチ (10.2 cm) で厚さが 0.20 mmのフェラ イト基板上にコーニング社製7059ガラス層を形成 し、その上に電子移動度 2 4, 0 0 0 c m² / V/s e cのInSb薄膜を形成し、フォトリソグラフィーの手 法でホール素子パターンを形成した。受感部3の長さは $350 \mu m$ 、幅は 170μ であった。一つのペレットの 大きさは0.8mm角であった。内部電極用のパターニ ングを行い、個々の半導体装置の四隅に無電解Cuメッ キにより内部電極2を形成した。

【0032】このフェライトの裏面に熱硬化性エポキシ 樹脂を塗布、乾燥した。次いで、内部電極部分に隣の半 導体装置の内部電極部分と跨ってスクリーン印刷により 50μmの厚さで第1の導電性樹脂層4を設けた。この 際用いた導電性樹脂は(株)アサヒ化学研究所製のLS -005Pであった。この状態の断面図を図3(A) に、上面図を図3 (B) に示している。

【0033】次に、半導体装置および金属電極2と第1 の導電性樹脂層4を覆うだけの厚みに熱硬化性エポキシ 樹脂5bをポッティングして硬化させた状態の断面図を 図4に示している。

【0034】次に、各半導体装置を分離するように、基 板の裏面の樹脂5 a が見えるまで切り込み7を入れた状 態を図5に示す。図5(A)は上面図、図5(B)は断 面図である。切り込みの幅は0.2mmであった。

【0035】次いで、基板表面の樹脂5bの所定の位置 に第2の導電性樹脂層6をスクリーン印刷によって形成 した。第2の導電性樹脂層は下部の切り込み部内にも形 成される。第2の導電性樹脂層6は切り込み部7内で金 属電極2および第1の導電性樹脂層4の露出端面と接 し、導通する。そして、第2の導電性樹脂層6の樹脂層

樹脂が、切り込み部の内部で同じ半導体装置の他の内部 電極とつながらないようにする。第2の導電性樹脂層6 としては、第1の導電性樹脂層4と同じものを用いた。 この状態を図6に示す。図6(A)は上面図、図6 (B) は断面図である。

【0036】最後に、図7(A)、(B)に示す矢印に 沿って、0.05mm幅のブレードを使用しダイシング ソーによって個別の磁電変換素子に分離した。このよう にして得られた磁電変換素子は図1に示すものである。 本実施例のホール素子の寸法は、0.9×0.9mm角 で、厚さが0.30mmであった。

【0037】 (実施例2) 本発明の第2の実施例とし て、樹脂で覆われた髙感度磁電変換素子の模式的断面図 を図8に示す。11は高透磁率フェライト基板、12は 半導体装置の内部電極で金属からなる、13は半導体装 置の受感部、14は内部電極上に形成された第1の導電 性樹脂層で、金属電極12と共に内部電極を構成し、か つ後述する外部電極との接続を助ける役割を果たす。1 5 a は基板裏面のモールド樹脂、15 b は受感部13、 金属電極12および第1の導電性樹脂層14を覆って形 成された基板表面のモールド樹脂、16は外部接続用の 第2の導電性樹脂層で、以後、外部電極という。18は 磁気集束用チップである。

【0038】図8に示した磁電変換素子を作成するため の工程を図9~図14を用いて説明する。図9(A)は フェライト基板11上に多数個の半導体装置のパターン が形成されている様子を示し、図9 (B) は、内部金属 電極12、受感部13の形状を示すための部分拡大図で ある。このようなウェハーを次のような工程を経て作成 した。高透磁率フェライト上に半導体薄膜によるホール 素子パターンを形成するには以下のような方法で行っ た。まず、劈開した雲母を蒸着基板にして、初めにIn 過剰のInSb薄膜を蒸着により形成し、次いで過剰の Inと化合物を形成するSbを過剰に蒸着する方法によ って移動度45,000cm²/V/secのInSb 薄膜を形成した。次に、50mm角で厚み0.3mmの MnZnフェライトからなる高透磁率フェライトを準備 し、上記のInSb薄膜上にポリイミド樹脂を滴下し、 高透磁率フェライトをその上に重ね、重石を置いて20 0℃で12時間放置した。次に室温に戻し、雲母を矧ぎ 取って高透磁率フェライト上にInSb薄膜が担持され た構造体を作成した。次いで、このInSb薄膜上に、 フォトリソグラフィーの手法で多数のホール素子パター ンを同時に形成した。それぞれの受感部13の長さは3 50μm、幅は170μであった。受感部層への配線お よび内部電極として無電解メッキにより銅層を形成し、 次いで、内部電極部分の上に隣の半導体装置の内部電極 部分と跨るように第1の導電性樹脂層14をスクリーン 印刷により形成した。この際用いた導電性樹脂は(株) 5 b 上の部分が外部電極となる。この際、第 2 の導電性 50 アサヒ化学研究所製の L S - 0 0 5 P であった。一つの

30

ペレットの大きさ (一つのホール素子パターンおよび四つの内部電極が担持されている高透磁率フェライトの寸法) は 0.8 mm角であった。

【0039】次に、特公平7-13987号公報に記載の方法によって、厚みが0.1mmで、一辺の長さが350μmの直方体の髙透磁率フェライトチップ18を半導体薄膜の受感部13の上に、シリコーン樹脂を接着剤として載せた。この状態の上面図を図10に示す。

【0040】次いで、フェライト基板11の裏面を基板の厚さが0.15mmになるまで研磨した。

【0041】このフェライトの裏面に熱硬化性エポキシ 樹脂15aを塗布、乾燥した。次に、半導体装置および 金属電極12と第1の導電性樹脂層14を覆うだけの厚 みに熱硬化性エポキシ樹脂15bをポッティングして硬 化させた状態の断面図を図11に示している。

【0042】次に、各半導体装置を分離するように、基板の裏面の樹脂15aが見えるまで切り込み17を入れた状態を図12に示す。図12(A)は上面図、図12(B)は断面図である。切り込みの幅は0.2mmであった。

【0043】次いで、基板表面の樹脂15bの所定の位置に第2の導電性樹脂層16をスクリーン印刷によって形成した。第2の導電性樹脂層は下部の切り込み部内にも形成される。第2の導電性樹脂層16は切り込み部17内で金属電極12および第1の導電性樹脂層14の露出端面と接し、導通する。そして、第2の導電性樹脂層16の樹脂層15b上の部分が外部電極となる。この際、第2の導電性樹脂層が切り込み部内で同じ半導体装置の他の内部電極とつながらないようにする。第2の導電性樹脂層16としては、第1の導電性樹脂層14と同30じものを用いた。この状態を図13に示す。図13

(A) は上面図、図13 (B) は断面図である。

【0044】最後に、図14(A)、(B)に示す矢印に沿って、0.05mm幅のブレードを使用しダイシングソーによって個別の磁電変換素子に分離した。このようにして得られた磁電変換素子は図8に示すものである。本実施例のホール素子の寸法は、0.9×0.9mm角で、厚さが0.25mmであった。感度も1V、0.05Tの条件で200mVと極めて高いものであった。

【0045】以上の実施例ではホール素子を例にして説明してきたが、本発明の概念および製造方法は他の磁電変換素子である半導体MRや強磁性体MR、GMRにも適用できるのはもちろんである、

[0046]

【発明の効果】以上説明したように、本発明によれば、 基板上に磁気に感ずる半導体薄膜と内部電極を備え、こ の内部電極上に第1の導電性樹脂層が形成され、第1の 導電性樹脂層と電気的に接触するように形成された第2 の導電性樹脂層が、素子の表面と側面に露出しており、 その基板表面の露出部分が外部電極となるようにしたので、実装時における実装の良否の判定を素子を破壊せずに行うことができ、かつ、極めて小型の磁電変換素子を得ることができる。

【0047】さらに、本発明の製造方法によれば、基板上の多数個の半導体装置を一括して外部電極を形成することができ、また、極めて簡単な操作で内部パターンも形成できるので、効率的に磁電変換素子を製造することができる。

10 【図面の簡単な説明】

【図1】本発明による磁電変換素子の一実施例の模式的 断面図である。

【図2】図1に示した実施例の製造方法の工程図であり、フェライト基板上に内部電極と受感部を多数個形成した状態を示す図である。

【図3】図1に示した実施例の製造方法の工程図であ り、内部電極上に第1の導電性樹脂層を形成し、基板の 裏面に熱硬化性樹脂層を形成した状態を示す図である。

【図4】図1に示した実施例の製造方法の工程図であ 20 り、半導体装置の表面が樹脂層で覆った状態を示す図で ある。

【図5】図1に示した実施例の製造方法の工程図であり、半導体装置を分離して基板の裏面の樹脂層が見えるまで切り込みを入れた状態を示す図である。

【図6】図1に示した実施例の製造方法の工程図であり、基板表面側の樹脂層の所定位置および切り込み部に第2の導電性樹脂層を形成した状態を示す図である。

【図7】ウェハーを個別の磁電変換素子に切断する様子を示す図である。

30 【図8】本発明による磁電変換素子の一実施例の模式的 断面図である。

【図9】図8に示した実施例の製造方法の工程図であり、フェライト基板上に内部電極と受感部を多数個形成した状態を示す図である。

【図10】図8に示した実施例の製造方法の工程図であり、フェライト基板上に内部電極と受感部を多数個形成した状態を示す図である。

【図11】図8に示した実施例の製造方法の工程図であり、基板の裏面の熱硬化性樹脂層を形成し、内部電極上40 に第1の導電性樹脂層を形成した状態を示す図である。

【図12】図8に示した実施例の製造方法の工程図であり、半導体装置を分離して基板の裏面の樹脂層が見えるまで切り込みを入れた状態を示す図である。

【図13】図8に示した実施例の製造方法の工程図であり、基板表面側の樹脂層の所定位置および切り込み部に第2の導電性樹脂層を形成した状態を示す図である。

【図14】ウェハーを個別の磁電変換素子に切断する様子を示す図である。

【図15】従来の磁電変換素子の断面図である。 【符号の説明】

•

50

11

- 1 フェライト基板
- 2 内部電極
- 3 受感部 (半導体薄膜)
- 4 第1の導電性樹脂層
- 5 a 、 5 b 樹脂層
- 6 第2の導電性樹脂層(外部電極)
- 7 切り込み
- 11 フェライト基板


12 内部電極

- 13 受感部 (半導体薄膜)
- 14 第1の導電性樹脂層
- 15a、15b 樹脂層
- 16 第2の導電性樹脂層(外部電極)

12


- 17 切り込み
- 18 磁気集束用チップ

[図1] 【図2】 【図3】 (A) 【図15】 【図4】 (A) (B) 【図8】 (B)




【図12】


(A)




【図13】

(A)









【図14】

(A)



(B)



フロントページの続き

(72)発明者 荒木 秀輝

宮崎県延岡市旭町6丁目4100番地 旭化成電子株式会社内

(72) 発明者 青木 堅治

宮崎県延岡市旭町6丁目4100番地 旭化成工業株式会社内

(72)発明者 松居 雄毅

東京都千代田区内幸町1丁目1番1号 旭 化成電子株式会社内 (72) 発明者 久良木 薫

宮崎県延岡市旭町 6 丁目4100番地 旭化成電子株式会社内